NVIDIA 携手 Cadence 与 Synopsys，用 Vera CPU 加速下一代芯片设计

NVIDIA 近日宣布，正在利用自研的 Vera CPU 加速下一代芯片的设计流程，并与 EDA 行业领导者 Cadence 和 Synopsys 展开合作，优化其关键电子设计自动化应用在 Vera CPU 上的运行表现。

芯片设计的复杂度持续攀升。在现代半导体开发中，仿真、验证和实现技术扮演着核心角色，工程师需要在芯片投产前花费数年时间验证行为、识别边界案例并通过数千次迭代优化设计。

NVIDIA 的初步测试涵盖了多款领先的 EDA 应用。Cadence Jasper 形式验证平台和 Synopsys VCS 高性能功能验证方案，在相同核心数配置下，于选定生产级工作负载上均实现了最高 1.5 倍的性能提升。

Vera CPU 集成了 88 个定制 NVIDIA Olympus 核心，搭配高能效 LPDDR5X 内存子系统与第二代 NVIDIA 可扩展一致性架构。这些特性使其在对延迟敏感的作业和大规模回归测试中都能提供强劲的单核性能、高内存带宽和稳定的低延迟表现。

NVIDIA 目前正在将 Vera 部署到自身用于开发下一代 CPU 和 GPU 的 EDA 流程中。更快的执行速度可以缩短单次验证周期，而更高的吞吐量则让工程师能评估更多设计方案，在同一开发窗口内完成更多验证工作。

从架构定义到可制造芯片，工程师首先在寄存器传输级描述大部分行为，随后多项验证与实现技术协同工作，将设计转化为可量产的硅片。这些环节相互关联，验证吞吐量的提升有助于更早发现潜在问题，减少代价昂贵的后期设计迭代。

值得关注的是，NVIDIA 不仅用 Vera 来设计未来的 GPU，还在用其设计下一代 CPU。公司已规划后续的 Rosa CPU，将采用 NVIDIA Rigel 核心。这种用自家 CPU 设计未来 CPU 的模式正在形成持续的反馈回路，每一代芯片的进步都在为下一代铺路。